|
|
Проверка принципиальной схемыПосле создания базы данных принципиальной электрической схемы целесообразно с помощью программы Schematic Tools => Electrical Rules Check (PC-ERC) (Схемные инструменты => Проверка принципиальной схемы) выявить синтаксические ошибки. Входными данными для программы является файл электрических связей *.nlt, а выходными - файл о результатах проверки *.егс.
Меню программы показано на рис. 2.31. Первая строка меню (Аll Sheets of Current Design) говорит о том, что проверке подвергнутся все базы данных принципиальных схем, которые находятся в текущем разделе, в противном случае (если эту строку отключить нажатием курсора мыши) проверяется текущая база данных, имя которой указано ниже. На следующих строках меню указаны режимы проверки возможных ошибок: § Floating Pins -обнаружение выводов, не подключениях" к электрическим цепям; § Nets With 0/1 Connections -никуда не соединенные цепи, либо имеющие одно соединение; § Nets With No Input Pins -не подключенные к входным выводам компонентов цепи; § Nets With No Output Pins -не подключенные к выходным выводам компонентов цепи; § Nets With More Than 1 Output Pin - подключенные более чем к одному выходному выводу цепи; § Nets With No Pullup Resistor -цепи, подключенные к логической шине с открытым коллектором без резистора нагрузки; § Components With Inputs Tied Together -компоненты с соединенными вместе входными выводами: § Packaging Consistency Check -ошибки упаковки компонентов; § Page Connector Cross-Reference -правильность расстановки указателей соединения страниц; § Attribute Summing -суммирование численных значений атрибутов. В рассмотренном меню можно отключить следующие строки: All Sheets of Current Design, Nets With No Pullup Resistor, Page Connector Cross-Reference, Attribute Summing.После этого запустите проверку (RUN). Файл с результатами (laba.erc) можно посмотреть, выйдя из P-CADa. ********************************************************** *Program : PC-ERC version 8.5 * *Date : Oct 23 1999 * *Time : 06:36:22 PM * *File In : laba.xnl * *File Out: laba.erc * *Format : PC-ERC OUTPUT LIST * **********************************************************
[ REPORT SUMMARY ] (Итоговый отчёт) 1. Floating Pins(He подключенные выводы компонентов) 8 2. Nets with one or no connections (Цепи с одним или без соединений вообще) 2 3. Nets with no Input pins (Цепи, в которых нет входных выводов компонентов) 4 4. Nets with no Output pins (Цепи, в которых нет выходных выводов компонентов) 5 5. Nets with more than one Output pin (Цепи, в которых по более чем одному выходному выводу) 0 7. Components with all Input pins tied together (Компоненты, у которых все входные выводы соединены вместе) 3 8. Packaging consistency check (Проверка правильности упаковки) 8 Number of components processed (Число обработанных компонентов) 16 Number of nets processed (Число обработанных цепей) 19 Number of sheets processed (Число обработанных листов) 1 Number of macros processed (Число обработанных иерархических компонентов) 0 Number of components not processed (Число необработанных компонентов) 3 Number of spared components (Число подозрительных компонентов) 0 Number of components with floating pins (Число компонентов, имеющих не подключенные выводы) 4 Number of floating input pins (Число неподключенных входных выводов) 0 Number of floating output pins (Число неподключенных выходных выводов) 8 Number of floating I/O pins (Число неподключенных двунаправленных выводов) 0 Number of floating ОС pins (Число неподключенных выводов с открытым коллектором) 0 Number of unpacked components . (Число неупакованных компонентов) 8 Number of duplicate reference designators (Число дублированных позиционных обозначений) 0 Number of gate/part mismatches (Число несоответствий между вентилем и корпусом компонента) 0
[1.Floating Pins ] (Неподключенные выводы компонентов) Pins Component Pathname ------------------------------------------ Ql:9 k555ie2:DD2:DD2 Q2:8 Ql:9 kS55ie2:DD3:DD3 Q2:8 Ql:9 k555ie2:DD4:DD4 Q2:8 Qi:9 k555ie2:DD5:DD5 Q2:8
[2. Nets with one or no connections ] (Цепи, имеющие одно или не имеющие вообще соединений)
Nets Pins Component Pathname --------------------------------------------------------------- 5VR3 1 r:R3 PGOUT pgol:+5V XS2C2 2 caph:C2 PGIN pgil:XS2
[3. Nets with no Input pins ] (Цепи, в которых нет входных выводов компонентов) Nets Pins Component Pathname --------------------------------------------------------------- 5VR3 1 r:R3 PGOUT pgol:+5V C2D1 01:6 k5551a3:DD1.4:DDl 1 caph:C2 XS2C2 2 caph:C2 PGIN pgil:XS2 C1BQ1 2 caph:Cl 1 xtal:BQ1
[4. Nets with no Output pins ] (Цепи, в которых нет выходных выводов компонентов) Nets Pins Component Pathname --------------------------------------------------------------- 5VR3 1 r:R3 PGOUT pgol:+5V R1D1 I1:I2 k5551a3:DDl.l:DDl 12:13 k5551a3:DDl.l:DDl 1 r:Rl 2 xtakBQl XS2C2 2 caph:C2 PGIN pgil:XS2 CIBQI 2 caph:Cl I xtal:BQl D1SA1 I1 pg3-4plh:SAl I1:4 k5551a3:DD1.4:DDl
[7. Components with all Input pins tied together ] (Компоненты, у которых все входные выводы соединены вместе) Component Net Pins ----------------------------------------------------------- k5551a-3:DDl.l:DDl R1D1 11:12 12:13 k5551a3:DD1.2:DDl D1D2 11:9 12:10 k555la3:DD1.3:DDl D2.D3 11:1 12:2
[8. Packaging consistency check ] (Проверка правильности упаковки) < Unpacked Components > (Неупакованные компоненты) Component Pathname ------------------------------------------- pg3-4plh:SAl r:RP caph:Cl r:R2 xtahBQl caph:C2 pg3-lplh:SA2 r:R3
Не все сообщения свидетельствуют о действительных ошибках. Все замечания можно просмотреть в режиме Schematic Editor (Схемный редактор) на схеме принципиальной с помощью набора команд подменю Query (Информация), и при обнаружении устранить их. Просмотр замечаний показал, что ошибок, не связанных с особенностью схемы нет.
ПРИМЕЧАНИЕ 15 1. Floating Pins (Неподключенные выводы компонентов) -указаны компоненты, выводы которых не подсоединены согласно принципиальной схемы. 2. Nets with one or no connections (Цепи, имеющие одно или не имеющие вообще соединений) - программа проверки воспринимает элементы XS1, XS2, ХР, которые конструктивно имеют вид металлизированного сквозного отверстия, для крепления провода, как ошибку. 3. Nets with no Input pins (Цепи, в которых нет входных выводов компонентов) и Nets with no Output pins (Цепи, в которых нет выходных выводов компонентов) - одни и те же цепи фигурируют в качестве ошибки из-за того, что не указаны, к какому типу контактов (входному или выходному) выводы относятся. Указан «общий.» тип вывода (Туре=6), для дискретных элементов. 4. Components with all Input pins tied together (Компоненты, у которых все входные выводы соединены вместе)- выводы элемента DD1 соединены вместе согласно схеме электрической принципиальной, а не по ошибке. 5. Packaging consistency check (Проверка правильности упаковки), < Unpacked Components > (Неупакованные компоненты)- упаковка производилась только для логических элементов (DD1- DD5).
Критическими могут быть ошибки типа: Floating Pins (Неподключенные выводы компонентов) и Nets with one or no connections (Цепи, имеющие одно или не имеющие вообще соединений), когда существуют несоединенные выводы вопреки чертежу принципиальной схемы, благодаря невнимательности разработчика проекта. Т.к. критических ошибок нет, можно переходить к следующему этапу.
Не нашли, что искали? Воспользуйтесь поиском по сайту: ©2015 - 2024 stydopedia.ru Все материалы защищены законодательством РФ.
|
