Проектирование алгоритма деления чисел

Для получения частного для чисел с плавающей запятой необходимо разделить мантиссу делимого на мантиссу делителя и вычесть порядок делителя из порядка делимого.

Если исходные числа представлены в форме с фиксированной запятой, то перед началом деления нужно выполнить проверку условия: А < B, т.е. делимое должно быть меньше делителя, иначе произойдет переполнение разрядной сетки (результат больше единицы). На операцию деления чисел с плавающей запятой это ограничение не распространяется. Если мантисса числа А больше мантиссы числа В, нужно перед делением денормализовать М_А вправо, а порядок его Р_А увеличить на единицу, либо в конце деления проверить результат на денормализацию влево. При делении нормализованных чисел может иметь место денормализация результата не более чем на один разряд влево (если делимое больше делителя).

При нахождении порядка результата, а также во время нормализации мантиссы частного может возникнуть переполнение сумматора порядков, которое трактуется так же, как и переполнение сумматора порядков, возникающее при сложении или умножении операндов.

Деление мантисс чисел можно производить при помощи одного из двух алгоритмов: с восстановлением остатка и без восстановления остатка.

Рассмотрим алгоритм деления без восстановления остатка дополнительных кодов чисел [5, 9, 14]. Структурная схема алгоритма деления чисел с плавающей запятой, представленных дополнительными кодами, показана на рис. 4.5.

Рис. 4.5. Схема алгоритма деления чисел

без восстановления остатка в дополнительных кодах

Рис. 4.5. Схема алгоритма деления чисел без восстановления остатка

в дополнительных кодах (окончание)

В сумматор SmM записывается делимое M_A, делитель M_B и частное располагаются в соответствующих регистрах РгД и РгЧ. Перед началом деления в младший разряд регистра частного записывается единица, если знак делимого равен знаку делителя, и нуль – в противном случае. Затем выполняется (n-2) цикла, каждый из которых содержит два такта:

1) содержимое сумматора и регистра частного сдвигается на один разряд влево;

2) из сумматора вычитается делитель, если (n-1)-я цифра частного равна единице, в противном случае производится сложение сумматора и содержимого регистра делителя.

Очередная цифра частного равна единице, если знак сумматора равен знаку делителя, и нулю - при различных знаках на сумматоре и регистре делителя.

После выполнения деления нужно выполнить коррекцию, заключающуюся в сложении содержимого регистра частного с поправкой, которая равна 1,00…0 при равенстве знаков делимого и делителя, и 1,00…01 - в противном случае.

4.6. Разработка алгоритма ускоренного выполнения операции деления

с анализом за один такт двух разрядов делителя

В ряде случаев при реализации операции деления можно не выполнять арифметических операций в циклах, когда модуль делимого после сдвига оказывается меньше модуля делителя [9].

Рассмотрим алгоритм, позволяющий сравнивать две цифры после запятой в сумматоре с соответствующими цифрами в регистре делителя. При этом если модуль сумматора меньше модуля делителя, то очередная цифра частного определяется по знаку сумматора. Если сумматор меньше нуля (знак SmM равен единице), то в младший разряд регистра частного записывается единица, в противном случае – нуль.

Различные случаи сочетания цифр сумматора и регистра делителя при двух анализируемых разрядах приведены в табл. 4.3.

Таблица 4.3

Различные случаи сочетания цифр сумматора и регистра делителя

Из таблицы следует, что при равновероятном появлении единиц и нулей в анализируемых разрядах регистра делителя и сумматора арифметические операции для определения цифр частного должны выполняться в трех случаях из восьми.

Необходимо отметить, что при переполнении сумматора вследствие удвоения очередного частичного остатка в первом такте очередного цикла выполнения операции деления во втором такте этого цикла обязательно выполнение арифметической операции, поскольку модуль сумматора становится меньше единицы.

Тип выполняемой арифметической операции определяется знаком сумматора: производится сложение значения SmM с регистром делителя, если сумматор отрицательный, и вычитание - в противном случае.

Структурная схема алгоритма деления представлена на рис. 4.6.

Деление реализуется в прямых кодах, поэтому знак частного определяется сложением по модулю два знаковых разрядов операндов.

Действия по нормализации результата и анализу переполнения сумматора порядков аналогичны соответствующим действиям, описанным выше.

Следует отметить, что выполнение как ускоренного, так и неускоренного деления невозможно в случае, если при представлении чисел с фиксированной запятой значение делимого по модулю больше значения делителя, поскольку приводит к неустранимому переполнению разрядной сетки.

Не нашли, что искали? Воспользуйтесь поиском по сайту: