Краткая характеристика объектов исследования.

1.1 Дешифраторы.

Дешифраторомназывается комбинационная схема с несколькими входами и выходами, преобразующая код, подаваемый на входы, в сигнал на одном из выходов (так называемый унарный код). Если на входы дешифратора подаются двоичные переменные, то на одном из выходов дешифратора вырабатывается сигнал 1, а на остальных выходах сохраняются нули.

В общем случае дешифратор с n входами имеетвыходов рис.1, так как n-разрядный код входного слова может принимать

различных значений и каждому из этих значений соответствует сигнал единицы на одном из выходов дешифратора. Число входов и выходов в так называемом полном дешифраторе связано соотношением m=2ⁿ, где n — число входов, а m — число выходов. Если в работе дешифратора используется неполное число выходов, то такой дешифратор называется неполным. Так, например, дешифратор, имеющий 4 входа и 16 выходов, будет полным, а если бы выходов было только 10, то он являлся бы неполным.

На выходах дешифратора вырабатываются значения булевых функций соответственно:

F0=!Xn * !Xn-1*…………* !X2 * !X1 * !X0 ; (1)

F1=!Xn * !Xn-1*………….* !X2 * !X1 * X0 ;

F2=!Xn * !Xn-1*………….* !X2 * X1 * !X0 ;

F3=!Xn * !Xn-1*………….* !X2 * X1 * X0 ;

Рис.1. Линейный дешифратор на два входа и четыре выхода.

Дешифраторы устанавливаются в схемах ЭВМ на выходах регистров или счётчиков и служат для преобразования кода слова, находящегося в регистре (в счётчике), в управляющий сигнал на одном из выходов дешифратора.

На рис. 1. показан способ построения дешифратора на примере схемы дешифратора на два входа и четыре выхода. Схема представляет собой набор из четырёх двухвходовых элементов

И, на входы которых поданы все возможные комбинации прямых и инверсных разрядов слова.

На рис.2. представлено условно-графическое отображение (УГО) дешифратора рис.1.

Рис.2. Условно-графическое отображение (УГО) дешифратора.

В схеме дешифратора может быть организован дополнительный вход для сигнала разрешения Е. При Е=0 дешифратор не работает даже при наличии кода на его входах, а при Е=1 работает как обычный линейный дешифратор. Такого вида схемы выпускаются в составе комплексов интегральных логических элементов.

Из логических элементов, являющихся дешифраторами, можно строить дешифраторы на большее число входов, при этом, как правило, используются дешифраторы с дополнительными входами сигнала разрешения. Каскадное включение таких схем позволяет легко наращивать число дешифрируемых переменных. Принцип построения схемы каскадного дешифратора нетрудно понять, обратившись к рис.3. Здесь показан дешифратор на четыре входа,

построенный из дешифраторов на два входа с дополнительным входом разрешения. Вход разрешения обозначен на рис.3 символом «С».

Рис. 3 Каскадный дешифратор на 4 входа и 16 выходов.

Второй принцип использования схем дешифраторов с недостаточным количеством входов это построение матричных дешифраторов рис.4.

Рис.4. Матричный дешифратор 4х16.

В матричной схеме используются два идентичных по размерности дешифратора, выходы одного образуют горизонтальные линии, выходы другого - вертикальные линии. Эти линии составляют матрицу, но не соединяются между собой. В ячейках этой сетки матрицы устанавливаются логические элементы «И» или «И-НЕ», один из входов которых соединяется с горизонтальной линией (выход), другой с вертикальной линией. Выходы этих логических элементов и будут выходами построенного дешифратора большей размерности.

1.2 Шифраторы.

Шифратор — это комбинационное устройство, преобразующее унарный код (например десятичные числа) в двоичную систему счисления, причем каждому входу может быть поставлено в соответствие десятичное число, а набор выходных логических сигналов соответствует определенному двоичному коду.

Шифратор иногда называют «кодером» (от англ. coder) и используют, например, для перевода десятичных чисел, набранных на клавиатуре кнопочного пульта управления, в двоичные числа.

Если количество входов настолько велико, что в шифраторе используются все возможные комбинации сигналов на выходе, то такой шифратор называется полным, если не все, то неполным. Число входов и выходов в полном шифраторе связано соотношением n = 2m, где n — число входов, m — число выходов. Так, для преобразования кода кнопочного пульта в четырехразрядное двоичное число достаточно использовать лишь 10 входов, в то время как полное число возможных входов будет равно 16 , поэтому шифратор 10x4 (из 10 в 4) будет неполным.

Рассмотрим пример построения шифратора для преобразования десятиразрядного единичного кода (десятичных чисел от 0 до 9) в двоичный код. При этом предполагается, что сигнал, соответствующий логической единице, в каждый момент времени подается только на один вход.

Таблица 1.

Используя данную таблицу соответствия, запишем логические выражения, включая в логическую сумму те входные переменные, которые соответствуют единице некоторой выходной переменной. Так, на выходе Y0, будет логическая «1»тогда, когда логическая «1» будет или на входе K1, или K3, или K5, или K7, или K9, т. е.:

Y0= K1 + K3 + K5 + K7 + K9. (2)

Y1 = K2 + K3 + K6 + K7.

Y2 = K4 + K5 + K6 + K7,

Y3 = K8+ K9.

По данным выражениям строится схема шифратора 10х4 рис. 4.

Рис.4. Схема шифратора 4х10 на элементах ИЛИ.

Шифратор может быть реализован на элементах И-НЕ. Для этого надо преобразовать выражение (2) в базис Шеффера, используя теорему Шеннона:

!Y0=!(!K1 * !K3 * !K 5* !K7 *!K9) (3)

!Y1 =!(!K2 *!K3 *!K6 *!K7)

!Y2 =!( K4 *!K5 *! K6 *! K7)

!Y3 =!(! K8 *! K9)

1.3. Мультиплексоры.

Мультиплексоры осуществляют подключение одного из входных каналов к единственному выходному каналу под управлением управляющего (адресующего) слова. Разрядности каналов могут быть различными, мультиплексоры для коммутации многоразрядных слов составляются из одноразрядных.

В цифровой технике мультиплексор имеет m информационных входов данных X1,Х2, Х3, ….Хm, n адресных входов и один выход данных. Зависимость количества информационных входов от количества разрядов адреса определяется соотношением m=2n. Двоичный код на входах адреса определяет номер того входа данных, с которого информация проходит на выход мультиплексора в этот момент.

(E*A1*A0*X3) (4)

Демультиплексорами называются устройства, которые позволяют подключать один информационный вход к нескольким выходам. Демультиплексор можно построить на основе точно таких же схем логического "И", как и при построении мультиплексора.

Существенным отличием от мультиплексора является возможность объединения нескольких входов в один без дополнительных схем. Однако для увеличения нагрузочной способности микросхемы, на входе демультиплексора для усиления входного сигнала лучше поставить инвертор.

Принципиальная схема демультиплексора, управляемого двоичным кодом.

Рис. 9. Демультиплексор, построенный с помощью дешифратора.

Часть 1.

Не нашли, что искали? Воспользуйтесь поиском по сайту: