CPU Mstr DEVSEL# Time-out

- когда процессор в качестве "master"-устройства инициирует управляющий цикл, используя адрес (целевое устройство), не сопоставленный с PCI/VESA- или ISA-пространством, система в течение определенного времени будет контролировать выдачу специального сигнала подключенности устройства (DEVSEL - Device Select), свидетельствующего об инициировании цикла. Рассматриваемая опция определяет, как долго система будет ожидать данный сигнал (в тактах шины PCI). Может принимать значения: "3 PCICLK", "4 PCICLK", "5 PCICLK" и "6 PCICLK" (по умолчанию).

Чем меньше установленное значение, тем выше производительность системы. Но к уменьшению устанавливаемого параметра необходимо подходить осторожно - из-за возможности появления сбоев в системе.

CPU Mstr Fast Interface

- опция включения/отключения скоростного "back-to-back" интерфейса при участии центрального процессора в роли "master"-устройства. "Enabled" устанавливается по умолчанию.

CPU Mstr Post-WR Buffer

- содержание этой опции заключено, казалось бы, во включении буфера отложенной записи. Правильно. Только включение это достигается путем указания количества таких буферов, присутствует и возможность отказа от буферирования. Поэтому имеем такой ряд значений: "NA", "1", "2", "4" (по умолчанию).

CPU Mstr Post-WR Burst Mode

- данная опция позволяет включить высокоскоростной пакетный режим для информации, находящейся в буфере (буферах) отложенной записи. Стоит напомнить, что при пакетной передаче информации для блока данных указывается один адрес. При отказе от пакетирования (т.е. при стандартных операциях чтения/записи) каждому слову данных предшествует адресная информация.

Enable Master

- установка в "Enabled" позволяет системе придать выбранному устройству статус "master"-устройства на PCI-шине, а также проверить, способно ли это устройство контролировать шину.

Master Prefetch And Posting

- данная опция допускает одновременное включение режима предвыборки и использование буфера отложенной записи для любого "master"-устройства.

Master Retry Timer

- этой опцией устанавливается, как долго центральный процессор, будучи задатчиком PCI-циклов, сможет сохранить свое лидерство. Возможные параметры измеряются в циклах PCI-шины (PCICLKs). Вот этот ряд: 10 (по умолчанию), 18, 34 или 66 PCICLKs.

PCI Bus Parking

- опция включения/выключения режима "парковки" устройств на PCI-шине. Режим "парковки" - одна из разновидностей режима "Bus- Master". Когда этот режим включен ("Enabled"), "запаркованные" на PCI-шине устройства будут иметь полный контроль над шиной в течение некоторого небольшого промежутка времени. Это повышает производительность данного устройства, однако приостанавливает работу остальных. Данный режим неплохо работает с контроллерами жестких дисков.

PCI Master 0 WS Write

- если опция установлена в "Enabled", в системе устанавливается нулевое время ожидания в циклах записи от "master"-устройств на PCI-шине в системную память и наоборот. Значение "Disabled" устанавливается по умолчанию.

PCI Master Access to ISA

- само название опции "расшифровывает" ее содержание. Включение опции ("Enabled") дает возможность "master"-устройству на PCI-шине взять на себя управление обменом информацией с ISA-шиной.

PCI master accesses shadow RAM

- смысл опции заключается в следующем. Устройство на PCI-шине получает доступ к некоторой области ОЗУ (памяти с произвольным доступом), которая "затеняется" (через другие опции "BIOS Setup"). Чтобы некое "master"-устройство могло получить такой доступ, данной опции явно недостаточно. Такой режим закладывается в процессе создания конкретного приложения, что как раз и находит применение при проектировании специализированных карт расширения.

PCI Master Read Ping-Pong

PCI Master Write Ping-Pong

- несколько ранее под термином "ping-ponging" подразумевалось переключение страниц экранной памяти. Для данных опций значения параметров одинаковы: "Disabled", "Enabled". Но смысл их функционирования пока не совсем ясен!

PCI Master Read Prefetch

- опция, позволяющая (через "Enabled") включать режим предвыборки для "master"-устройств на PCI-шине. Чтобы вспомнить о функционировании режимов предвыборки, имеет смысл заглянуть повторно в раздел "CPU".

PCI Mstr Burst Mode

- данная опция позволяет включить высокоскоростной пакетный режим для информации, находящейся во внутренних буферах отложенной записи PCI-шины, доступ к которой имеет "master"-устройство.

Сюда же добавим и близкую по смыслу опцию "PCI Master Burst Read".

PCI Mstr DEVSEL# Time-out

- опция, аналогичная "CPU Mstr DEVSEL# Time-out"(216), только в качестве "master"-устройства выступает PCI-устройство. Ряд значений тот же, только по умолчанию устанавливается "4 PCICLK".

PCI Mstr Fast Interface

- аналогичная опция (CPU Mstr ....(216), только в качестве "master"-устройства выступает устройство на PCI-шине.

PCI Mstr Post-WR Buffer

- опция, абсолютно аналогичная "CPU Mstr Post-WR Buffer"(217), только в качестве "master"-устройства выступает PCI-устройство.

Preempt PCI Master Option

- когда опция включена ("Enabled"), операции чтения/записи на PCI-шине, даже в том случае, когда шиной владеет "master"- устройство, могут быть прерваны некоторыми системными операциями, например, такими, как регенерация памяти. В противном случае может вестись "незапланированная" параллельная работа различных системных компонент, что может привести к сбоям системы, в лучшем случае - к потере информации.

State Machines

- чипсет может иметь четыре состояния, точнее даже сказать, путем управления состоянием своих регистров чипсет может иметь четыре режима управления специфическими CPU- и/или PCI-операциями. Каждая из таких операций, а фактически - режим работы, представляет собой высокооптимизированный процесс, включающий в себя работу "master"-устройства и управляемой им шины. Четыре состояния системы следующие:

"CC" ("CPU master to CPU bus"),

"CP" ("CPU master to PCI bus"),

"PP" ("PCI master to PCI bus"),

"PC" ("PCI master to CPU bus").

Каждый вид операции имеет следующие установки, задействованные с помощью других функций "BIOS Setup":

"Address 0 WS" - устанавливается время задержки системы для успешного декодирования выставленного процессором/устройством адреса. "Enabled" - нет задержки;

"Data Write 0 WS" - аналогично для записи данных по целевому адресу. "Enabled" - нет задержки;

"Data Read 0 WS" - аналогично для чтения данных из целевого адреса. "Enabled" - нет задержки.

Stop CPU at PCI Master

- когда опция включена ("Enabled"), работа центрального процессора может быть приостановлена в момент инициирования PCI- устройством захвата шины. Установка в "Disabled" (по умолчанию) не позволяет прерывать работу CPU как задатчика шины. Для прерывания тогда может потребоваться использование дополнительных функций "BIOS Setup".

Все о PCI-шине

PCI (Peripheral Component Interconnect) - 32-разрядная шина, поддерживающая до десяти внешних устройств, предусматривает передачу данных с тактовой частотой 33 МГц и обеспечивает максимальную пропускную способность, равную 132 Мб/с (32 бит x 33 МГц).

Стандарт PCI-шины предусматривает две дополнительные версии:

а) удвоенная тактовая частота (66 МГц);

б) 64-разрядная передача данных.

Впервые стандарт PCI был предложен "Intel" в декабре 1991 г. Первая спецификация была представлена в июне 1992 г. Тогда же спецификация PCI была принята как открытый индустриальный стандарт, а в ее разработке участвовали также "IBM", "Compaq", "DEC" и "NCR". В апреле 1993 г. была предложена версия 2.0. Спецификация шины PCI 2.1 вступила в силу в августе 95 г. В новую спецификацию 2.2 добавлены многочисленные функции управления энергопотреблением, "горячего" подключения периферийных устройств, поддержка 64-разрядности и частоты 66 МГц, т.п.

Спецификация PCI-X была разработана и предложена компаниями "Compaq", "Hewlett-Packard", "IBM". Пропускная способность интерфейса увеличивается до 1066 МБ/с. Стандарт обеспечивает частичную обратную совместимость новой шины с обычными адаптерами PCI, а также новых адаптеров с предыдущими реализациями шины. Версия стандарта PCI-X 1.0 была одобрена осенью 1999 г.

Стандарт PCI предусматривал конфигурирование устройств, подключаемых к системе, программным способом, что соответствовало концепции "Plug-and-Play". Шина PCI не поддерживает стандартных сервисов DMA и IRQ. У шины PCI имеются т.н. Distributed DMA и Scrialized IRQ. Это сервисы шины PCI, назначение которых обеспечить совместимость с режимами работы шины ISA.

Несколько подробнее о PC/PCI и DDMA.

Это аппаратные протоколы для обеспечения совместимости PCI-карт с традиционным способом прямого доступа к памяти (DMA). В стандартной реализации контроллера DMA он не может обслуживать устройства шины PCI, потому что в каждом устройстве уже реализован механизм режима "BusMaster". Протоколы PC/PCI и DDMA разработаны для совмещения контроллера DMA с PCI-устройствами; в первую очередь это сделано для разработки звуковых PCI-карт, совместимых с "Sound Blaster" и "Windows Sound System".

Протокол PC/PCI основан на выборочном переназначении на шину PCI сигналов запроса/выдачи данных, выведенных от каналов контроллера DMA на шину ISA, что позволяет PCI-устройству обмениваться с памятью под управлением основного контроллера DMA.

Протокол DDMA (Distributed DMA - распределенный DMA) основан на выборочной передаче обращений к регистрам каналов контроллера DMA на шину PCI, где эти регистры эмулируются PCI-устройствами с поддержкой DDMA. Сам обмен с памятью в этом случае выполняется в режиме "BusMaster", стандартном для PCI-устройств. Тема же стандартного DMA рассмотрена далее в отдельном подразделе.

Если речь идет о распространенных чипсетах, то протоколы PC/PCI и DDMA были реализованы еще в Intel 430TX, ALI Aladdin IV+, Aladdin V.

Возможностей PCI-шины с лихвой хватает для решения самых сложных задач, за исключением потребностей современных графических, презентационных и особенно игровых программ, зачастую требующих пропускную способность, превышающую возможности PCI-шины. Эти проблемы позволяет решать ускоренный графический интерфейс (AGP).

PCI 2.1 Support

(поддержка спецификации шины PCI 2.1). При разрешении этого параметра поддерживаются возможности спецификации 2.1 шины PCI. Спецификация 2.1 имеет два основных отличия от спецификации 2.0: максимальная тактовая частота шины увеличена до 66 МГц и вводится механизм моста PCI-PCI, позволяющий снять ограничение спецификации 2.0, согласно которой допускается установка не более 4-х устройств на шине. Запрещение этого параметра имеет смысл только при возникновении проблем после установки дополнительной PCI-платы (как правило, проблемы могут возникнуть только с достаточно старыми PCI-устройствами). Параметр может принимать значения:

"Enabled" - разрешено,

"Disabled" - запрещено.

Опция может называться "PCI 2.1 Compliance".

PCI Clock Frequency

- опция для установки частоты шины PCI. В приведенном виде такая опция была внедрена на первых "пентиумных" машинах, а затем перенесена на 486-е системы с процессорами AMD и PCI-шиной. Частота шины через множитель "привязывалась" к частоте центрального процессора и имела следующий ряд значений: "CPUCLK/1.5" (по умолчанию), "CPUCLK/2", "CPUCLK/3" и фиксированные "14 Mhz".

Значительно более современный вариант - это опция "PCI/AGP Clock". Это означает, что данной опцией устанавливаются частоты для двух шин, хотя еще не так давно каких-либо вариаций по поводу изменения частоты PCI-шины и AGP-интерфейса не наблюдалось. Речь идет, конечно, о современных системах. Приведенный вариант опции в большей степени предназначен для разгона устройств на PCI-шине, хотя и опасного. Значения опции, т.е. частоты шин, напрямую связаны с установками частоты системной шины в опции "CPU Host Clock"(125). Если последняя превышает или равна 100 МГц, то для PCI и AGP устанавливаются значения, соответственно равные "CPU Host Clock"/3 и /1.5. Для более низкой частоты шины процессора деление производится на 2 и 1. Поэтому, если системная частота равна 66 МГц, то для PCI и AGP получаем стандартное соотношение 33/66 МГц. Тот же, т.е. стандартный, вариант имеет место при частоте в 100 МГц. Все остальные значения частоты системной шины ведут к разгону обоих интерфейсов.

PCI Dynamic Decoding

- установка в "Enabled" позволяет системе запоминать PCI-команду, которая только что была запрошена. Если последующие команды совпадают с некоторой адресной областью, циклы записи будут автоматически интерпретироваться как PCI-команды.

Не нашли, что искали? Воспользуйтесь поиском по сайту: