Выбирается r-разрядный регистр сдвига, ячейки регистра для удобства обозначаются возрастающими степенями х.

2. Если вес образующего числа равен w, то в состав устройства деле­ния входит w-1 сумматоров по модулю два. При этом w-2 сумматоров устанавливаются на входах тех ячеек памяти, обозначения которых соответствуют ненулевым разрядам образующего полинома, кроме ячейки х⁰. Ещеодни сумматор устанавливается на выходе схемы в цепь обратной связи описанным ранее образом.

Рассмотрим процесс работы устройства деления рис.1.а при поступлении на его вход информационных разрядов 1001.

Формирование проверочных разрядов начинается сразу же при поступлении информационных разрядов. После поступления последнего информационного разряда в ячейках регистра устройства деления получаютсяпроверочные разряды. Процесс формирования проверочных разрядов иллюстрируется следующей таблицей 1.

Таблица 1 - Процесс формирования проверочных разрядов

Рисунок 1.а – Устройство формирования проверочных разрядов

Рисунок 1.б – Схема кодера

Рисунок 2 – Блок-схема декодирующего устройства циклического кода

После окончания формирования проверочных разрядов их нужно передать в канал вслед за информационными. Поэтому кодер, помимо устройства вычисления проверочных разрядов должен еще содержать ключ 1 (рис.1.б), который, замыкаясь после окончания формирования прове­рочных разрядов, пропускает через себя в канал сформированные прове­рочные разряды. Пока проверочные разряды не сформированы - он разо­мкнут. Кодер содержит еще ключ 2. Этот ключ отключает цепь обратной связи при выводе проверочных разрядов в канал (на вход модулятора). В противном случае выходящие в канал проверочные разряды, поступая по цепи обратной связи на сумматоры, изменяют уже сформированные разря­ды.

Рассмотрим теперь схемы декодирования циклических кодов. В ка­честве декодирующего устройства при обнаружении ошибок может слу­жить схема кодирующего устройства с небольшими изменениями (рис. 2.а). В состав его входят: буферный регистр на k разрядов, декодирующий регистр, схема которого аналогична схеме кодирующего устройства, схемы ИЛИи ключи К₁, К₂.

Принимаемая последовательность записывается в ячейки буферного регистра и поступает в декодирующий регистр. На k-м такте ключ К₁ закрывается, благодаря чему в буферном регистре оказываются лишь информационные разряды принимаемой комбинации. Проверочные разряды продолжают поступать в декодирующий регистр. На n-м такта, после при­ема последнего разряда кодовой комбинации, открывается ключ К₂. Если комбинация принята без ошибок, то в ячейках декодирующего регистра будут записаны нули, а сигнал "ошибка" будет отсутствовать. Наличие же в тех или иных ячейках декодирующего регистра единиц свидетельствует об ошибках в принимаемой информации. На выходе схемы ИЛИв таком случае появляется сигнал "ошибка", который может быть использован для стирания ошибочно принятой информации, накопленной в буферном ре­гистре.

Если декодирующее устройство предназначено для исправления ошибок, то для этого необходимо лишь указать местоположение ошибочно принятых разрядов.

Проиллюстрируем принцип построения декодирующих схем, предназначенных для исправления ошибок, на примере кода (7,4). Код имеет кодовое расстояние d=3 и, следовательно, может исправлять одиночные ошибки. Схема декодирующего устройства представлена на рис. 2.б.

Пусть по каналу связи была передана комбинация вида 1001110. Предположим, что третий разряд комбинации принят с ошибкой, то есть на вход декодирующего устройства поступила комбинация 1011110. Формирование комбинации синдрома в ячейках декодирующего регистра пред­ставлено в табл. 2.

Таблица 2 - Формирование комбинации синдрома в ячейках декодирующего регистра

Итак, синдром (001) отличен от нуля, что свидетельствует о наличии ошибки. Исправление последней производится следующим образом: ключ К₂ отключает декодирующий регистр от входа декодирующего устройства и в буферный и декодирующий регистры подаются тактовые импульсы. Номер такта, при котором в схему Исчитывается комбинация синдрома 100, совпадает с номером искаженного разряда кодовой комбинации. По­кажем, что это действительно так.

При первом такте на дешифратор синдрома (т.е. на схему совпадений с инверторами) поступает комбинация 001, а в ячейках декодирующего регистра записывается комбинация 100. Наконец, при третьем такте комбинация 100 поступает на входы дешифратора синдрома, а на выходе схемы совпадений возникает сигнал 1, который подается на один из входов вы­ходного сумматора. В этот же момент времени на выходной сумматор поступает третий (искаженный разряд). Проходя через сумматор, он меняет знак на обратный, т.е. исправляется. Исправленная комбинация имеет вид 1001110.

Рассмотренные блок-схемы кодирования и декодирования не являют­ся единственно возможными. Это лишь схемы, наиболее часто встре­чающиеся на практике.

Не нашли, что искали? Воспользуйтесь поиском по сайту: