Универсальный JK-триггер.

Универсальный JK-триггер, схема которого (рис.11) представляет собой двухступенчатый синхронный триггер. Как видно из рисунка, JK-триггер состоит из двух асинхронных RS-триггеров с инверсными входами и двух КЦУ, каждое из которых содержит две схемы И-НЕ с тремя входами каждая.

Закон функционирования JK-триггера задается (табл. 4). JK-триггер отличается от синхронного RS-триггера тем, что не имеет запрещенных комбинаций сигналов на входах J и К. Кроме того, при J=1 и K=1 триггер изменяет свое состояние на противоположное, т. е. работает как триггер со счетным входом (T-триггер).

Таблица 4 – Таблица переходов JK триггера

С^t
J^t
K^t
Q^t	Q^t	Q^t	Q^t	Q^t	Q^t	Q^t	Q^t	Q^t

Рис. 11 - Структура схема универсального JK-триггера

При С=0 входы J и К заблокированы и, следовательно, оказываются заблокированными входы S и R ведущего триггера 1. При С=1 в соответствии с информационными сигналами на входах J и К устанавливается состояние ведущего триггера. При этом на входы S и R ведомого триггера 2 поступают сигналы, при которых его предыдущее состояние сохраняется. При С=0, когда входы триггера 1 закрыты для входной информации, входы триггера 2 открываются и состояние ведущего триггера воспринимается ведомым триггером. Графическое обозначение JK-триггера (рис.12).

Рис. 12. Графическое обозначение JK-триггера.

Нарисуем принципиальную схему триггера (рис. 13).

Рис.13 Принципиальная схема JK-триггера.

Создаем отдельный элемент JK-триггер (рис. 14).

Рис.14. Элемент JK-триггер.

Осталось создать файл param с расширением *.ucf.В нём опишем привязку выводов проекта к входам-выводам кристалла. Пропишем в нём следующие строки (рис.15).

Рис.15

Дальнейший шаг – проверка работоспособности схемы, для этого производим симулирование. Для входных сигналов вводим исходные значения и получаем результат в виде графиков (рис.16).

Рис.16. Симулирование работы схемы

Следующим действием будет реализации данного элемента в виде VHDL-программы. Для упрощения, как написания, так и чтения программы, каждый проводник обозначим своим именем. Например, проводник, соединяющий выход верхнего левого элемента ИЛИ и вход элемента И-НЕ (второй элемент в нижней строчке), обозначим f1. Строка программы, описывающая сигнал, проходящий по данному проводнику, будет выглядеть следующим образом:

f1 <= K or J or f9;

Где f9- сигнал, идущий с выхода .

Т-триггер.

T-триггеры, или триггеры со счетным входом, могут быть получены из JK-триггера при соединении обоих информационных входов J и K. и подаче на них уровня 1 (рис.17,а). Функционирование T-триггера описывается (табл. 5), в качестве счетного входа T используется вход С. При подаче сигнала на вход, T-триггер будет переключаться в состояние, противоположное предыдущему. JK-триггер в таком режиме выполняет функцию T-триггера.

Таблица 5 – Таблица переходов Т триггера

С^t	J^t	K^t	Q^t	Q^t+1
			Q^t	Q^t
			Q^t

Рис. 17 - Построение Т-триггера на базе JK-триггера (а), условное графическое обозначение JK-триггера (б)

Следует заметить, что уровень 1 для входов J и К (входов элементов И-НЕ) является пассивным сигналом. Поэтому для получения T-триггера из JK-триггера можно не предусматривать входы J и К в схеме (рис.17,б).

После создания элемента, как и в предыдущих случаях, следует проверить его работоспособность, а также написать VHDL-программу.

D – триггер

D-триггер имеет 1 информационный вход (D-вход). Бывают только синхронные D-триггеры. Состояние информационного входа передаётся на выход под действием синхроимпульса (вход С).

Рис. 17 - Схема D-триггера на основе RS-триггера

Создаем схему, изображенную на рис. 17. Проверяем работоспособность данной схемы (рис.18), результаты сравниваем с таблицей истинности для D-триггера (Табл. 6). Так же необходимо написать программу на VHDL.

Таблица 6 - Таблица переходов D-триггера

C	D	Q(t)	Q(t+1)	Пояснения
	*			Режим хранение информации
	*
		*		Режим записи информации
		*

Рис. 18. Результат проверки работы D-триггера.

Задание к работе

1. Изучить работу RS-триггера на дискретных элементах. Собрать триггер на элементах "И-НЕ". Проверить работу триггера, подавая необходимые управляющие сигналы согласно его таблице истинности. Повторить исследования для триггера, собранного на элементах "ИЛИ-НЕ".

2. Изучить работу JK-триггера на дискретных элементах. Собрать триггер и проверить его работу, подавая необходимые управляющие сигналы согласно его таблице истинности.

3. Изучить работу D-триггера. Проверить работу триггера, подавая необходимые управляющие сигналы согласно его таблице истинности.

4. Изучить работу JK-триггера. Проверить работу триггера, подавая необходимые управляющие сигналы согласно его таблице истинности.

5. Написать и проверить работоспособность VHDL-программы для JK-триггера и D-триггера.

Контрольные вопросы

1.Приведите классификацию триггеров.

2.Приведите таблицу истинности и принципиальную схему асинхронного RS-триггера. Начертите временные диаграммы его работы.

3.Приведите таблицу истинности и принципиальную схему синхронного RS-триггера. Начертите временные диаграммы его работы.

4.Приведите таблицу истинности и принципиальную схему двухступенчатого RS-триггера. Начертите временные диаграммы его работы.

5.Приведите таблицу истинности и принципиальную схему JK-триггера. Начертите временные диаграммы его работы.

6.Приведите таблицу истинности и принципиальную схему синхронного JK-триггера. Начертите временные диаграммы его работы.

7.Приведите таблицу истинности и принципиальную схему T-триггера. Начертите временные диаграммы его работы.

8.Приведите таблицу истинности и принципиальную схему асинхронного D-триггера. Начертите временные диаграммы его работы.

9.Приведите примеры использования триггеров.

10. Начертите схему включения интегрального JK-триггера в качестве D-триггера.

11. Начертите схему включения интегрального JK-триггера в качестве T-триггера.

Не нашли, что искали? Воспользуйтесь поиском по сайту: