Общая структура и номенклатура микроконтроллеров семейства 68НС11/711

Элементы оглавления не найдены.

Микроконтроллеры семейства 68НС11/711

Семейство 68НС11/711 является одним из наиболее распространенных в мире семейств микроконтроллеров. В его состав входит несколько десятков моделей, из которых в настоящее время выпускается около 20. Различные модели имеют одинаковое процессорное ядро, но отличаются объемом и типом внутренней памя­ти, номенклатурой периферийных устройств и рядом других характеристик. По производительности и функциональным возможностям микроконтроллеры этого семейства значительно превосходят семейство 68НС05/705 и находятся на уровне средних моделей семейства 68НС08/908 (модели АВ16, АВ32, GP20, GP32). Осо­бенностью микроконтроллеров семейства 68НС11/711 является возможность под­ключения внешней памяти емкостью от 64 Кбайт до 4 Мбайт, что полезно в ряде применений. Существенным недостатком по сравнению с семейством 68НС08/908 является отсутствие внутреннего режима отладки, что вызывает необходимость ис­пользования схемных эмуляторов в процессе разработки систем на базе этих мик­роконтроллеров.

Микроконтроллеры этого семейства маркируются с помощью таких условных обозначений:

МС 68НС Р 7 11 хх В V FU 3

(1) (2) (3) (4) (5) (6) (7) (8) (9) (10)

где отдельные группы символов имеют следующее назначение:

(1) - МС - серийное производство;

ХС - опытная серия;

PC - опытные образцы;

(2) - НС - произведено компанией Motorola по HCMOS-технологии,

L - модификация с пониженным напряжением питания;

(2) - Р - наличие сторожевого таймера;

(3) - вид размещенной на кристалле памяти программ:

отсутствие цифры - масочное ПЗУ или без ПЗУ,

(3) - электрически программируемое ПЗУ (ЭППЗУ однократно програм­

мируемое),

(4) - ПЗУ с электрическим стиранием (ЭСППЗУ);

(4) - семейство микроконтроллеров: 11;

(5) - серия и тип микроконтроллера (например, Е20, KW1);

(6) - наличие встроенного монитора загрузки Buffalo;

(7) - диапазон рабочих температур:

отсутствие буквы 0...70 °С;

Следует отметить, что микроконтроллеры 68НС11/711 программно-совместимы «снизу вверх» с высокопроизводительными 16-разрядными микроконтроллерами семейства 68НС12/912, выпуск которых начат компанией Motorola в 1998 г. (см. 2.1). Это позволяет использовать для программирования семейства 68НС12/912 объектные коды, созданные для микроконтроллеров 68НС11/711.

Общая структура и номенклатура микроконтроллеров семейства 68НС11/711

В настоящее время на сайте компании Motorola представлено 19 моделей се­мейства 68НС11/711, рекомендованных для применения. Их основные характери­стики приведены в табл. 1.52. Микроконтроллеры семейства делятся на ряд серий (D, Е, F, К, KS, Р и др.), которые отличаются в основном составом используемых периферийных устройств.

Микроконтроллеры содержат внутреннюю память программ - ПЗУ (в подсе­мействе 68НС11) или ППЗУ(в подсемействе 68НС711) емкостью до 32 Кбайт, ОЗУ данных емкостью от 192 до 1024 байт. Многие модели имеют внутреннее ЭСППЗУ емкостью до 640 байт. Предусмотрена возможность использования микроконтрол­леров в двух рабочих режимах (см. 1.3.4): автономном (без внешней памяти) или расширенном (с внешней памятью). В автономном режиме обращение произво­дится только к внутренней памяти, как в микроконтроллерах семейства 68НС05/705. В расширенном режиме к микроконтроллеру подключается внешняя память емкостью от 64 Кбайт до 4 Мбайт (см. 1.3.6), обращение к которой осущест­вляется с помощью мультиплексированной или раздельной внешней шины адресов- данных. Ряд моделей имеет программируемые выводы для сигналов разрешения выборки CS#, использование которых позволяет расширить объем адресуемой внешней памяти и организовать банки памяти.

Микроконтроллеры семейства 68НС11/711 работают при напряжении питания Vn=5,0 В, имеют максимальную тактовую частоту Ft = 3, 4 или 6 МГц. В ряде серий имеются модели, работающие при напряжении Vn=3,0 В с пониженной тактовой частотой Ft=2 или 3 МГц.

Все модели содержат 16-разрядный таймер (см. 1.3.8), который имеет 3 или 4 входа сигналов захвата (1C), 4 или 5 выходов сигналов совпадения (ОС). Этот таймер служит также для генерации периодических запросов прерываний. Кроме таймера микроконтроллеры содержат 8-разрядный счетчик событий (внешних сиг­налов). В состав микроконтроллера 68HC11KW1 дополнительно включены два 16- разрядных таймера, которые имеют по одному входу захвата 1C и по 4 выхода сов­падения ОС.

Микроконтроллеры семейства 68НС11/711 содержат от 4 до 10 параллельных 8-разрядных портов, а также асинхронный и синхронный последовательные порты SCI, SPI. В микроконтроллерах серий К, KS используется усовершенствованный вариант асинхронного последовательного порта SCI+. Микроконтроллеры серии Р имеют 3 порта SCI.

Большинство моделей имеют 8-разрядный АЦП с 8 аналоговыми входами, а в серии KW используется 10-разрядный АЦП с 10 входами. В состав микро­контроллеров серий К, KW и Р входят 8-разрядные ШИМ, имеющие 4 выхода, ко­торые могут работать в режиме 16-разрядных ШИМ с двумя выходами.

Основными областями применения микроконтроллеров данного семейства яв­ляются средства беспроводной связи, телефонная аппаратура, локальные системы сбора информации и управления, автомобильная электроника, сложная бытовая техника.

На рис. 1.66 показана структура микроконтроллера МС68НС711Е20, который является типичным представителем этого семейства. Микроконтроллер содержит 8- разрядный процессор 68НС11, однократно программируемую внутреннюю память объемом 20 Кбайт, ЭСППЗУ емкостью 512 байт, служебное ПЗУ емкостью 256 байт и ОЗУ данных емкостью 768 байт. Для ввода-вывода данных используется 5 парал­лельных портов А, В, С, D, Е, из которых порт В служит только для вывода данных, порт Е - только для ввода, а порт А имеет 3 входа, 3 выхода и 2 двунаправленных вывода. Порты В, С можно использовать для организации мультплексированной 8- разрядной шины (мультиплексированные адрес-данные AD7-0, старшие разряды адреса А15-8), к которой подключается внешняя память емкостью до 64 Кбайт (см. 1.3.6). В этом случае при обращении к памяти формируются также сигналы AS - адресный строб - и R/W# - сигнал чтения-записи. При использовании портов В, С для пересылки данных можно организовать квитированный обмен с помощью сигналов STRA, STRB (см. 1.3.6).

Для последовательного обмена данными служат связной порт SCI и перифе­рийный порт SPI (см. 1.3.7), выводы которых совмещены с выводами параллельного порта D.

В состав микроконтроллера входят также таймерный блок (см. 1.3.8), выводы которого совмещены с выводами порта А, и 8-разрядный аналого-цифровой преоб­разователь (см. 1.3.9), входы которого совмещены с выводами порта Е.

Puc. 1.66. Структура микроконтроллера MC68HC711E20

Вход RESET# служит для подачи внешнего сигнала начального запуска микро­контроллера (низкий уровень потенциала). Для подачи внешних запросов прерыва­ния используются входы IRQ# и XIRQ#. В режиме программирования внутреннего ПЗУ в микроконтроллерах подсемейства 68НС711 на вход XIRQ# подается повы­шенное напряжение программирования Vp = 12 В. Выводы MODA, MODB служат для подачи сигналов, задающих в процессе начального запуска режим функциони­рования микроконтроллера (см. 1.3.3). При работе микроконтроллера с внешней

При значении бита HNDS=1 порт С при обращении к регистру PORTCLосу­ществляет квитированный двунаправленный обменс использованием выводов STRA, STRB для подачи сигналов квитирования. В этом случае биты OIN, PLS в регистре РЮСопределяют формирование сигналов квитирования. При OIN^O осуществляется квитированный ввод, когда внешнее устройство после установки данных на входах РС7-0 формирует сигнал готовности, поступающий на вход STRA. По этому сигналу поступившие данные записываются в регистр PORTCL.После считывания этого регистра на выходе STRB устанавливается сигнал под­тверждения приема, разрешающий внешнему устройству выдачу новых данных. При OIN=l выполняется квитированный вывод, когда после записи в регистр PORTCLэти данные поступают на выводы РС7-0 и на выходе SiRB формируется сигнал готовности, являющийся запросом на их прием внешним устройством. Вы­полнив прием, внешнее устройство подает на вход STRA сигнал подтверждения. Вид активного сигнала, поступающего на вход STRA, определяется значением бита EGA: положительный перепад при EGA=1, отрицательный перепад при EGA=0. Вид активного сигнала, формируемого на выходе STRB, определяется значением бита INV, как описано выше. При значении бита PLS=1 активный сигнал на выходе STRB поддерживается в течение времени 2Tt, при PLS=0 этот активный сигнал со­храняется до поступления ответного сигнала от внешнего устройства на вход STRA.

При поступлении активного сигнала на вход STRA в регистре РЮСустанавли­вается признак STAF=1, который вызывает формирование запроса прерывания, ес­ли бит разрешения STAI=1. Данное прерывание должно инициировать запись или считывание регистра PORTCL,чтобы избежать потери информации при квитиро­ванном обмене данными с внешним устройством. Если соответствующая процедура обслуживания данного запроса (считывание РЮС,затем запись или считывание PORTCL)выполняется, то устанавливается значение признака STAF=1 до поступ­ления следующего сигнала STRA.

Таким образом, при обращении к регистру PORTCпорт С служит для нестро- бированного двунаправленного обмена данными. При обращении к регистру PORTCLработа порта зависит от значения бита HNDS в регистре РЮС.

Подключение внешней памяти.В расширенном режиме микроконтроллеры серий D, Е используют для обращения к внешней памяти мультиплексированную шину адреса-данных с управляющими сигналами AS - адресный строб, R/W# - сиг­нал чтения-записи (см. рис. 1.66). При этом порт С служит для передачи данных D7- 0 и младшего байта адреса А7-0, порт В - для передачи старшего байта адреса А15- 8. Запись или чтение данных производится за один период сигналов на выходе Е, который имеет длительность Tt=l/Ft. Временные диаграммы сигналов для циклов записи и чтения приведены на рис. 1.74. В первой половине цикла выдается адрес­ный строб, устанавливается адрес и соответствующий уровень сигнала записи- чтения (0 - запись, 1 - чтение). Во второй половине цикла передаются данные. Ад­ресный строб служит сигналом записи младших разрядов адреса А7-0 во внешний регистр адреса, который сохраняет их до начала следующего цикла. Сигналы А7-0 с выхода этого регистра используются для адресации внешней памяти вместе со старшим байтом адреса А15-8.

При чтении содержимого внутренней памяти в расширенном режиме соответ­ствующие адреса и данные поступают на внешние выводы А15-8, AD7-0, если в ре­гистре конфигурации HPRIO(см. 1.3.4, рис. 1.68, а) установлено значение бита IRVNE=1. Таким образом, при отладке системы можно контролировать содержимое внутренней памяти микроконтроллера.

Рис. I 74 Временные диаграммы циклов чтения и записи содержимого внешней памяти в расширенном режиме

В микроконтроллерах серий F, К, KW, Р для обращения к внешней памяти (расширенный режим) используется раздельная шина: данные D7-0 поступают на выводы РС7-0 порта С, младший байт адреса А7-0 - на выводы РВ7-0 порта В, старший байт адреса А15-8 - на выводы PF7-0 порта F. При этом в сериях К, KW на выводы порта G могут дополнительно выводиться еще 6 разрядов адреса А21-16, обеспечивая возможность работы с памятью объемом до 4 Мбайт. При раздельной шине адресов-данных не требуется выдача адресного строба AS, поэтому для управления обращением к внешней памяти используется только сигнал R/W#.

Не нашли, что искали? Воспользуйтесь поиском по сайту: