Создание принципиальной схемы

Лабораторная работа №3

Изучение триггеров

Цель работы: ознакомление и экспериментальное исследование работы триггеров.

Краткие теоретические сведения.

Триггером называют устройство, которое может находиться в одном из двух устойчивых состояний и переходить из одного состояния в другое под воздействием входного сигнала. Состояние триггера определяется по выходному сигналу. Триггер является базовым элементом ПЦУ. В нем может храниться либо 0 либо 1.

Для удобства использования в схемах ПЦУ триггеры имеют два выхода: 1) прямой Q (выход 1); 2) инверсный (выход 0). Состоянию триггера 1 соответствует на выходе Q высокий уровень сигнала (1), а на выходе – низкий (0). Состоянию триггера 0 соответствует на выходе Q низкий уровень сигнала (0), а на выходе – высокий (1).

Входы триггера делятся на информационные и вспомогательные (управляющие). Сигналы, поступающие на информационные входы, управляют состоянием триггера. Сигналы на вспомогательных входах используются для предварительной установки триггера в требуемое состояние и синхронизации. Вспомогательные входы могут использоваться и в качестве информационных. Число входов триггера зависит от его структуры и назначения. Информационные входы триггера принято обозначать буквамиS, R, J, K, D, T, а управляющие входы С, V.

Для триггера имеется стандартное обозначение (рис.1.) Здесь S и R являются информационными входами Q и – выходами, T обозначает триггер. Инверсный выход отмечен кружком.

Рис. 1. Стандартное обозначение триггера.

Классификация триггеров.

Триггеры можно классифицировать по способу приема информации, принципу построения, функциональным возможностям.

По способу приема информации триггеры подразделяются на асинхронные и синхронные. Асинхронные триггеры воспринимают информационные сигналы и реагируют на них в момент появления на входах триггера. Синхронные триггеры реагируют на информационные сигналы при наличии разрешающего сигнала на специальном управляющем входе С, называемом входом синхронизации. Синхронные триггеры подразделяются на триггеры со статическим и динамическим управлением по входу С. Триггеры со статическим управлением воспринимают информационные сигналы при подаче на С-вход уровня (прямой С-вход) или 0 (инверсный С-вход). Триггеры с динамическим управлением воспринимают информационные сигналы при изменении сигнала на С-входе от 0 до 1 (прямой динамический С-вход) или от 1 к 0 (инверсный динамический С-вход).

По принципу построения триггеры со статическим управлением можно разделить на одноступенчатые и двухступенчатые. Одноступенчатые триггеры характеризуются наличием одной ступени запоминания информации. В двухступенчатых триггерах имеются две ступени запоминания информации. Вначале информация записывается в первую ступень, а затем переписывается во вторую и появляется на выходе.

По функциональным возможностям различаются:

1)триггер с раздельной установкой состояний 0 и 1 (RS-триггер);

2)триггер с приемом информации по одному входу D(D-триггер или триггер задержки);

3)триггер со счетным входом Т (T-трнггер);

4)универсальный триггер с информационными входами J и К. (JK-триггер).

Триггеры характеризуются быстродействием, чувствительностью, потребляемой мощностью, помехоустойчивостью, функциональными возможностями. Быстродействие определяется максимальной частотой переключения состояний триггера. Чувствительность триггера определяется наименьшим напряжением на входе (пороговым напряжением), при котором происходит переключение. Помехоустойчивость характеризует способность триггера нормально работать в условиях помех, функциональные возможности триггера характеризуются числом входных сигналов. Для обозначения функциональных возможностей триггеров в интегральном исполнении используется следующая маркировка: TR – RS-триггер; ТВ – JK-триггер; ТМ –D-триггер.

Для полного описания триггера достаточно задать его структурную схему из базовых логических элементов и закон функционирования. В качестве базовых логических элементов можно использовать элементы ИЛИ-НЕ, И-НЕ. Поскольку триггер является простейшим автоматом Мура, закон функционирования может быть задан таблицей переходов, в которой входные сигналы в момент их изменения и состояние триггера обозначены индексом t, а после переключения – индексом t+1 (табл. 1).

Таблица 1 – Таблица переходов

Триггеры.

Триггеры предназначены для запоминания двоичной информации. Использование триггеров позволяет реализовывать устройства оперативной памяти (то есть памяти, информация в которой хранится только на время вычислений). Однако триггеры могут использоваться и для построения некоторых цифровых устройств с памятью, таких как счётчики, преобразователи последовательного кода в параллельный или цифровые линии задержки.

RS-триггер

Основным триггером, на котором базируются все остальные триггеры является RS-триггер.

RS-триггер имеет два логических входа:

R - установка 0 (от слова reset);

S - установка 1 (от слова set).

RS-триггер имеет два выхода:

Q - прямой;

- обратный (инверсный).

Состояние триггера определяется состоянием прямого выхода. Простейший RS-триггер состоит из двух логических элементов, охваченных перекрёстной положительной обратной связью (рис.2.)

Рис. 2 - Схема простейшего RS- триггера.

Рассмотрим работу триггера:

Пусть R=0, S=1. Нижний логический элемент выполняет логическую функцию ИЛИ-НЕ, т.е. 1 на любом его входе приводит к тому, что на его выходе будет логический ноль =0. На выходе Q будет 1 (Q=1), т.к. на оба входа верхнего элемента поданы нули (один ноль - со входа R, другой - с выхода). Триггер находится в единичном состоянии. Если теперь убрать сигнал установки (R=0, S=0), на выходе ситуация не изменится, т.к. несмотря на то, что на нижний вход нижнего логического элемента будет поступать 0, на его верхний вход поступает 1 с выхода верхнего логического элемента. Триггер будет находиться в единичном состоянии, пока на вход R не поступит сигнал сброса. Пусть теперь R=1, S=0. Тогда Q=0, а =1. Триггер переключился в "0". Если после этого убрать сигнал сброса (R=0, S=0), то все равно триггер не изменит своего состояния.

Для описания работы триггера используют таблицу состояний (переходов).

Обозначим:

- Q(t) - состояние триггера до поступления управляющих сигналов (изменения на входах R и S);

- Q(t+1) - состояние триггера после изменения на входах R и S.

Таблица 2 - Таблица переходов RS триггера в базисе ИЛИ-НЕ

Создание принципиальной схемы

В первую очередь следует запустить программу Xilinx. Создадим новый проект, задаем название FPGA_lab3. Вызываем мастер создания нового источника New Source Wizard, чтобы создать новую схему Schematic, необходимую для дальнейшей работы. Зададим имя нового модуля, File name – RS.

Нарисуем принципиальную схему триггера (рис.3.)

Рис. 3

Создаем отдельный элемент RS-триггера (рис 4).

Рис. 4. Элемент RS-триггер.

Осталось создать файл param с расширением *.ucf.В нём опишем привязку выводов проекта к входам-выводам кристалла. Пропишем в нём следующие строки (рис.5).

Рис. 5

RS-триггерможно построить и на элементах"И-НЕ"(рис. 6).

Рис. 6 - Схема RS-триггера, построенного на схемах "И-НЕ"

Условное графическое обозначение (рис.7).

Рис. 7

Входы R и S инверсные (активный уровень "0"). Переход (переключение) этого триггера из одного состояния в другое происходит при установке на одном из входов "0". Комбинация R=S=0 является запрещённой.

Таблица 3 - Таблица переходов RS триггера в базисе "И-НЕ"

После проверки работоспособности схемы RS-триггера в программе ISim, получаем следующие графики входных и выходных сигналов (рис. 8).

Рис. 8. Симуляция работы схемы RS-триггера.

Входными сигналами являются x1, соответствующий R, и x2, соответствующий S. При реализации VHDL-программы, проводник идущий от выхода led0 на вход логического И-НЕ обозначим как f1, а проводник от led1 к другому элементу И-НЕ обозначим как f2. Таким образом в сформировавшийся файл .vhd добавляем следующие строки, поясняющие работу схемы RS триггера (рис.9).

Рис. 9

Синхронный RS-триггер

Схема RS-триггера позволяет запоминать состояние логической схемы, но так как при изменении входных сигналов может возникать переходный процесс (в цифровых схемах этот процесс называется "опасные гонки"), то запоминать состояния логической схемы нужно только в определённые моменты времени, когда все переходные процессы закончены, и сигнал на выходе комбинационной схемы соответствует выполняемой ею функции. Это означает, что большинство цифровых схем требуют сигнала синхронизации (тактового сигнала). Все переходные процессы в комбинационной логической схеме должны закончиться за время периода синхросигнала, подаваемого на входы триггеров. Триггеры, запоминающие входные сигналы только в момент времени, определяемый сигналом синхронизации, называются синхронными. Принципиальная схема синхронного RS триггера (рис.10).

Рис. 10 - Схема синхронного RS-триггера

Таблица 4 - Таблица переходов синхронного RS-триггера

Под сигналом С подразумевается синхроимпульс. Без синхроимпульса синхронный RS триггер сохраняет своё состояние. При С=0 триггер отключен от управляющих S и R входов и находится в режиме хранения ранее полученной информации. При С=1 схема функционирует как обычный RS-триггер.

Характерной особенностью схемы является то, что в течение всего отрезка времени, когда синхросигнал равен 1, как сами потенциалы на управляющих S и R входах, так и любые их изменения тут же передаются на выход.

По аналогии с RS-триггером проверяем работоспособность синхронного RS-триггера, а также напишем VHDL-программу для данного элемента. Сравнив результаты полученные как при симуляции схемы, так и при симуляции VHDL-программы с таблицей истинности, приведенной в литературе, сделать выводы по данной части работы.

Не нашли, что искали? Воспользуйтесь поиском по сайту: