Энергонезависимая память с последовательными интерфейсами

Для микросхем энергонезависимой памяти малого объема, от которых не требу­ется высокой производительности обмена данными, часто применяют последо­вательные интерфейсы. Это позволяет упаковывать микросхемы памяти любо­го объема в корпуса, имеющие минимальное число выводов (рис. 7.23, 7.24, табл. 7.29). С таким интерфейсом выпускаются микросхемы EEPROM, FRAM и флэш-памяти. Микросхемы EEPROM и флэш-памяти выполняют внутренние операции записи автономно; о завершении выполнения операции можно судить

Глава 7. Интерфейсы электронной памяти

по результатам опроса ее состояния. Более сложные микросхемы имеют блочную организацию и средства управления доступом к каждому блоку с помощью про­граммируемых регистров состояния и внешнего вывода управления записью (про­граммированием). Микросхемы FRAM выполняют все операции на скорости ин­терфейса (на то они и RAM). Существуют модификации микросхем, позволяющие блокировать запись данных пользователем в определенную область (или всю мик­росхему, что превращает ее в ROM). Вывод управления защитой у разных типов микросхем функционируеги называется по-разному: WP# — Write Protect, WC — Write Control, PP — Programm Protect. Для выбора микросхемы используются либо входы задания внутреннего адреса А[0:2], либо сигнал выборки CS#, с помо­щью которого контроллер может обратиться к одному из требуемых устройств. Для упрощения внешних схем могут использоваться и несколько сигналов выбор­ки S[0:2], один из которых (51) иногда инвертирован.

Таблица 7.29.Популярные микросхемы памяти с последовательным интерфейсом

Микросхема

Организация Рисунок

Примечание

24С001.24С01

24С02.24С164

24F016

24F128

X76F041

FM24C04.FM24C16, FM24C64, FM24C256

FM25040.FM25160, FM25256

16x8,128x8

256х8, 2Кх8

2Кх8

16Кх8

512x8

512х8,2Кх8,

8Кх8,32Кх8

512х8,2Кх8, 64Кх8

7.23, а 7.23, а 7.23,6 7.23, в 7.23, г 7.24 а

7.246

1^гС. Выводы 1, 2, 3,7 = NC

I²C !^гС ■1^гС 2С

SPI

Рис. 7.23. Назначение выводов микросхем EEPROM с интерфейсом I²C: а — 24Схх, б — 24F016, в — 24F128, г — X76F041

Микросхемы EEPROM 24C02 с интерфейсом 1²С объемом 256 байт применяют­ся для последовательной идентификации модулей DIMM-168 второго поколения, DIMM-184 и SODIMM-144.

7.3. Энергонезависимая память 307

Рис. 7.24.Назначение выводов микросхем FRAM: а — FM24C256, б — FM25640

Кроме обычных устройств энергонезависимой памяти с интерфейсом 1²С выпус­кают и специализированные устройства защиты (Security Devices). Например, микросхема X76F041, представляющая собой 4 блока памяти по 128 байт, име­ет 64-битный регистр пароля, доступный только по записи. Обращение к микро­схеме возможно только при предъявлении правильного пароля (который считать невозможно в принципе). Программируемый управляющий регистр (тоже энер­гонезависимый) позволяет для каждого блока установить свой режим доступа (полный доступ, только чтение, возможность только обнуления бит при записи, доступ только по предъявлении пароля конфигурации). Кроме того, есть воз­можность включения режима саморазрушения после превышения количества попыток доступа с неверным паролем. Такие устройства могут применяться в ап­паратных ключах, защищающих программные средства от несанкционированно­го исполнения и пиратского копирования.

Последовательные интерфейсы памяти имеются на специальных устройствах-программаторах и копировщиках; их имеют многие модели микроконтроллеров, а там, где нет специальных аппаратных средств, они могут быть легко реализова­ны программно, занимая несколько бит портов общего назначения. В IBM PC может присутствовать внутренний интерфейс PC для считывания последователь­ных идентификаторов модулей памяти (в виде шины SMBus, см. п. 11.1.3). По­следовательный интерфейс памяти используется во многих микросхемах програм­мируемой логики (например, в популярных устройствах FPGA фирмы Altera), применяемых в различных устройствах, включая карты расширения PC. Эти мик­росхемы при инициализации (по включению питания, сбросу) сами «засасывают» описание своей конфигурации (или программное обеспечение) с рядом стоящей микросхемы энергонезависимой памяти. Внешние последовательные интерфей­сы, в которых нуждаются разработчики и изготовители электронной аппаратуры с последовательной памятью, могут быть реализованы программно, с использова­нием несложных адаптеров для LPT-порта.

Для микросхем памяти часто применяют интерфейсы PC, SPI (Microwire) и иные «безымянные», называемые просто 2-, 3- и 4-проводными (считаются только сигнальные линии, общий провод подразумевается). Некоторые из этих интер­фейсов являются собственными изобретениями разработчиков микросхем памя­ти (необходимые сведения обычно имеются в информационных листках), здесь же остановимся на наиболее популярных.

Глава 7. Интерфейсы электронной памяти

Память с интерфейсом I²С

Широко распространенный двухпроводный интерфейс PC (см. п. 11.1.1) обеспе­чивает невысокую скорость передачи (до 100 или 400 Мбит/с).

Диаграмма обмена данными с памятью по интерфейсу 1²С приведена на рис. 7.25. Выполнив условие Start, ведущее устройство передает байт, содержащий адрес устройства, и признак операции RW и ожидает подтверждения. При операции за­писи следующей посылкой от ведущего устройства будет 8-битный адрес записы­ваемой ячейки, а за ней — байт данных (для микросхем объемом памяти более 256 байт адрес ячейки посылается двумя байтами). Получив подтверждения, ве­дущее устройство завершает цикл условием Stop, а адресованное устройство мо­жет начать свой внутренний цикл записи, во время которого не реагирует на сиг­налы интерфейса. Ведущее устройство может проверять готовность устройства к следующей операции посылкой команды записи (байт адреса устройства) и ана­лизом бита подтверждения, формируя затем условие Stop. Если устройство от­кликнулось битом подтверждения, значит, оно завершило внутренний цикл и го­тово к следующей операции.

Рис. 7.25. Диаграмма обмена с памятью по интерфейсу I²С

Операция считывания инициируется так же, как и запись, но с признаком RW=1. Возможно чтение по заданному адресу, по текущему адресу или последовательное. Текущий адрес хранится во внутреннем счетчике микросхемы памяти; он содер­жит увеличенный на единицу адрес ячейки, участвовавшей в последней операции. Получив команду чтения, устройство дает бит подтверждения и посылает байт данных, соответствующий текущему адресу. Контроллер может ответить подтверж­дением, тогда устройство пошлет следующий байт (последовательное чтение). Если на принятый байт данных контроллер ответит условием Stop, операция чте­ния завершается. Начальный адрес для считывания контроллер задает фиктив-

7.3. Энергонезависимая память.________________________________________ 309

ной операцией записи, в которой передается адрес устройства и адрес ячейки, а после подтверждения приема адреса ячейки формируется повторный старт (S г) и передается адрес устройства, но уже с указанием на операцию чтения. Так реа­лизуется считывание произвольной ячейки (или последовательности ячеек). Отметим, что спецификация на интерфейс PC не оговаривает правил модифика­ции адреса данных при последовательных обращениях — их определяет разработ­чик устройства в соответствии с его функциями. Для памяти вышеописанный ав­тоинкремент адреса упрощает последовательные обращения.

Заметим, что последовательная память малого объема может использовать и упро­щенный вариант интерфейса, правда, и не называемого PC. Так, например, память Atmel AT24C01 объемом 128 байт используют упрощенную систему адресации: адрес ячейки передается вместо 7-битного адреса устройства PC, а в остальном операции записи и чтения выполняются по тем же правилам. При этом шина вы­рождается в двухточечный интерфейс, но в ряде случаев этого и достаточно. Спе­циальные адреса здесь не требуются, так что все 128 значений 7-битного адреса доступны для адресации памяти. Микросхемы той же фирмы объемом 256 байт используют вышеприведенный механизм адресации устройств PC с возможно­стью объединения до 8 устройств. А в микросхемах объемом 512,1024 и 2048 байт 1, 2 или все 3 бита номера устройства в адресе отбираются под адрес 256-байт-ной страницы памяти. Память большего объема использует 7-битную адресацию устройств, обычную для PC, а адрес ячейки задается последующими двумя байтами (сначала старшим, затем младшим).

Память с интерфейсом SPI

Трехпроводный интерфейс SPI (см. п. 11.3) обеспечивает скорость передачи до 5 Мбит/с. Обмен с микросхемой, выбранной сигналом CS#, начинается с подачи по линии SI 8-битного кода команды. В команде записи за кодом команды следует адрес ячейки, за которым следуют байты данных. Команда чтения начинается так же, но после приема адреса в следующем же такте по линии SO начинается вывод данных. Есть и специальные безадресные команды, например, разрешение/запрет записи и стирания. Микросхемы памяти с SPI имеют регистр состояния, доступ к которому обеспечивается специальными командами. В этом регистре отражается состояние управляющего автомата записи (занят/свободен), в нем же могут присутствовать и биты управления защитой записи (в регистр состояния возмож­на и запись). Состав регистров и набор команд зависит от модели устройства.

Глава 8

Не нашли, что искали? Воспользуйтесь поиском по сайту: