Сделай Сам Свою Работу на 5

Описание лабораторной макета

Исследование свойств корректирующего сверточного кода

 

Цель работы: исследование помехоустойчивости алгоритма декодирования Витерби в каналах с памятью. Приобретение навыков организации моделирования систем связи в среде подсистемы визуального моделирования Simulink-Matlab c использованием пакетов расширения Communications Toolbox и Digital Signal Processing.

 

Подготовка к выполнению работы

При подготовке к выполнению работы необходимо, пользуясь конспектом лекций и литературой [1-2] повторить сверточные коды.

Приступая к выполнению работы, необходимо:

– знать – назначение сверточных кодов в техники связи.

– уметь – программировать на языке MATLAB.

 

Общие сведения

Сверточные коды получили свое название из-за того, что последовательность символов на выходе кодера можно рассматривать как свертку его импульсной характеристики со входной последовательностью этих символов.

Процесс кодирования удобно описывать с помощью многочленов. Пусть входная последовательность описывается многочленом . Кодер имеет два выхода. Символы на одном из выходов формируются в соответствии с порождающим многочленом , а на другом - .

Тогда последовательность символов на выходах кодера будет описываться многочленами: ;

Если сверточный код является систематическим, то один из порождающих многочленов равный 1. Тогда на одном выходе будет формироваться последовательность информационных символов, а на другом проверочных. При подаче на вход кодера 1, на первом выходе кодера получим , а на другом - Если в дискретный канал выдаются символы по очереди из каждою выхода, то суммарная исходная последовательность будет описываться выражением: (сначала выдаются символы из первого выхода), где и определяются многочленами и , в которых каждый член умножается на и определяется местом символа в разрядной сечке. Это выражение определяет первую строку порождающей матрицы сверточного кода. Другие строки этой матрицы имеют такой же вид. но с сдвигом на два разряда (два выхода). Так например, при и справедливые выражения и . Следовательно, Это выражение определяет первую строку порождающей матрицы. Каждая другая строка будет такой же, но с сдвигом на два разряда.



Для приведенного выше примера порождающая матрица имеет вид:

Относительная скорость передачи информационного символов равен , где m1 и n1 соответственно числа информационных символов, поступающих на входе за один такт и выходных символов

Зная порождающие матрицу, выходную последовательность можно определить путем умножения вектора, характеризует входную последовательность на G;

Кодер двоичного сверточного кода построен на основе регистра с сдвигом и сумматоров по модулю 2 для образования посылок, которые будут передаваться. Входы сумматора подключены к определенным ячейкам регистра. Коммутатор определяет порядок выдачи сформированных разрядов в канал (рис. 16.1.)

 

Рис.16.1 Кодирующее устройство

 

Связь между ячейками регистра и сумматорами удобно описывать многочленами. Так если обозначить выход -й ячейки через для схемы, изображенной на (рис.16.1) многочлены будут иметь вид , . Связь сумматоров и ячеек регистра может быть отображена в виде кодовой комбинации. В приведенном примере (рис.16.1) эти кодовые комбинации имеют вид 111 и 101.

Для приведенного примера в десятичном коде получим 7 и 5, а сокращенно код обозначается (7,5). Сверточный кодер описывается диаграммой состояний.

 

Внутренними состояниями кодера считают символы в (L-1) ячейках регистра. Так кодер, изображенный на рис. 16.1 может находиться в таких состояниях: L1, L2 - 00; 10; 11; 01. Диаграмма представляет собой направленный граф, содержащий все состояния и описывающий возможные переходы из одного состояния в другие, а также символы на выходах кодера, которые сопровождают эти переходы (рис. 16.2).

Кроме того, на рис. 16.2 в кружочках показаны символы, которые поступают и вызывают эти переходы. Все состояния кодера можно описать с помощью решетчатой диаграммы. На этой диаграмме состояния показывают кругами, а переходы дугами (ветвями). После каждого перехода из одного состояния в другой происходит сдвиг на решетке на один шаг вправо. Из каждого узла есть два выхода, обозначающие поступление 1 и 0. При этом состояния размещаются так, что при поступлении 1 дуга идет ниже дуги, которая соответствует поступлению 0.

На рис. 16.3 пунктиром показан путь по диаграмме при входной последовательности 1011, который дает выходную последовательность 11101001. При увеличении длины входной последовательности количество возможных путей экспоненциально растет

Однако этого не происходит, потому что состояние кодера периодически повторяется. В итоге число вершин остается ровным 2(L-1) (для приведенного примера L=3).

При декодировании используют алгоритм Витерби, который рассмотрим на примере. Пусть принята кодовая комбинация 11100011. Задача декодирования рассматривается как задача нахождения пути на решетчатой диаграмме. В каждый узел может быть только два пути. В соответствии с алгоритмом Витерби выбирается тот путь, вес которого (метрика) минимальный. Другой путь дальше из рассмотрения исключается. Пути, которые остались, называются выжившими. Всего путей, которые остались, равняется L+1 (на рис.16.1 L=3). При декодировании по шагам определяется решетчатая диаграмма. На вершинах этой диаграммы указывается метрика пути. Эта метрика при жестком декодировании равняется кодовому расстоянию пути по диаграмме кодирования (рис. 16.4) и принятой последовательности. Так для приведенного примера попарно принимается последовательность 11, 10, 00. После приема первой пары фрагмент решетчатой диаграммы будет иметь вид, приведенный на рис. 16.4

 

В кружочках показанные метрики состояний, а под дугами - метрики дуг. После приема третьей пары (00) диаграмма будет иметь вид, приведенный на рис. 16.5

На этом рисунке пути, которые выжили, показаны прямыми линиями. После приема четвертой пары 11 фрагмент решетчатой диаграммы будет иметь вид, приведенный на рис. 16.6. Дальше от шага к шагу построение решетчатой диаграммы продолжается. В итоге в момент времени t в памяти декодера хранятся метрики состояний, вычисленные на предыдущем шаге. По принятой опять пары символов делается вычисление метрики ветвей и метрики их новых состояний по следующему правилу. К каждому новому состоянию ведут два пути. Декодер вычисляет метрики путей как сумму метрик состояний и входных ветвей.

 

 

Далее делается контрольное сравнение метрик путей, которые входят в каждое состояние. В итоге выбирают меньшую метрику и ее считают метрикой данного состояния.

Путь, приводящий в данное состояние с меньшей метрикой считается выжившим. В результате сравнения на каждом шагу половина возможных путей отбрасывается. Другая половина образует продолжение путей для следующего шага декодирования. При прослеживании на достаточную глубину пути, которые выжили, сливаются.

Решение выносится по пути. Старший символ на избранном пути считают исходным символом декодера. Структурная схема декодера изображена на рис.16.7 Устройство декодирования функционирует в соответствии с описанным выше алгоритмом.

Универсальность алгоритма Витерби состоит в том что он может быть использован для различных распределений сигнала и помех, для совмещения процессов декодирования и демодуляции и не только для независимых возникающих ошибок. Сверточные коды могут декодироваться и с помощью других алгоритмов (последовательного декодирования, синдромного декодирования)

 

Описание лабораторной макета

 

Лабораторная работа выполняется на ПЭВМ. Программа, реализующая модель дискретного канала связи, состоит из трех частей. Первые две программы позволяют изучить работу кодера использующего сверточное кодирование и алгоритм декодирования Витерби и проследить их работу по решетчатой диаграмме.

Программная модель, разработаная с использованием подсистемы визуального моделирования Simulink, работающая под управлением ядра системы Matlab 6.5, и пакетов расширения Communications Toolbox и Digital Signal Processing. Позволяет провести исследование качественных характеристик системы связи с использованием сверточного кодирования. Программа помещена в файл viterby.mdl. Структурная схема лабораторной установки представлена на рис. 16.8.

 

Рис 16.8 Схема лабораторного макета

 



©2015- 2017 stydopedia.ru Все материалы защищены законодательством РФ.